RDS-TCB
문의
TAIL CIRCUIT BUFFER 1U CHASSIS
RDS-TCB Tail-Circuit Buffer는 명목상 동일한 클록 속도에서 작동하고 DCE로 클록을 제공할 수 있는 두 데이터 회로 간에 선택 가능한 양방향 버퍼링을 제공하도록 설계되었습니다. 이러한 경우 두 회로의 타이밍은 동일한 타이밍 소스에 고정되지 않거나 일정 시간 동안 공통 타이밍 소스에서 벗어나는 것이 허용될 수 있습니다.
RDS-TCB는 1,024비트에서 최대 8,192비트까지 선택 가능한 양의 양방향 메모리를 제공하여 이러한 요구 사항을 충족하고 최대 2.048Mbps의 동기 클록 속도를 지원합니다.
SPECIFICATION
| Application | Elastic data buffering (FIFO memory) function between two systems having nominally equivalent clocking rates |
| Buffer Size/Function | User Selectable: 1024, 2048, 4096 and 8192 bits |
| Control Signal Options | User selectable DCD to RTS buffer by-pass or enable |
| Capacity | Two (2) DCE devices, one for each port |
| Data Rates | Up to 2.048Mbps |
| Data Channel Interfaces | Available in V.35, RS-530, RS-422/449, RS-232 or X.21 |
| Dimensions | Height: 1.75 inches (4.44 cm), Width: 17.00 inches (43.18 cm), Length: 9.00 inches |
| Weight | 2 pounds (0.914Kg) |
APPLICATION
